

09/630.526

DIALOG(R)File 351:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

011499911 **Image available**

WPI Acc No: 1997-477824/ 199744

XPX Acc No: N97-398608

Solid state image pick-up unit - has transfer switch drive unit, which drives transfer switch of scanning circuit, based on period of scanning termination signal of scanning circuit for shading pixel selection

Patent Assignee: OLYMPUS OPTICAL CO LTD (OLYU)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 9224196	A	19970826	JP 9649598	A	19960214	199744 B

Priority Applications (No Type Date): JP 9649598 A 19960214

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 9224196	A		7 H04N-005/335	

Abstract (Basic): JP 9224196 A

The unit has numerous light receiving pixels (1) arranged in the shape of a matrix. Shading pixels (1a) are arranged on the periphery of the light receiving pixels, in shape of a matrix. A scanning circuit (4) transfers a scanning starting position signal stored in a memory to the light receiving pixels using a transfer switch.

The scanning circuit selects a shading pixel and scans the shading pixel. Based on the period of a scanning terminal signal of scanning circuit for shading pixel selection, a transfer switch drive unit drives a transfer switch of the scanning circuit.

ADVANTAGE - Enables pixel selection for arbitrary range.

Dwg.1/10

Title Terms: SOLID; STATE; IMAGE; PICK; UP; UNIT; TRANSFER; SWITCH; DRIVE; UNIT; DRIVE; TRANSFER; SWITCH; SCAN; CIRCUIT; BASED; PERIOD; SCAN; TERMINATE; SIGNAL; SCAN; CIRCUIT; SHADE; PIXEL; SELECT

Derwent Class: U13; W04

International Patent Class (Main): H04N-005/335

File Segment: EPI

Manual Codes (EPI/S-X): U13-A02B; W04-M01B5

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-224196

(43) 公開日 平成9年(1997)8月26日

(51) Int.Cl.⁶

H 0 4 N 5/335

識別記号

庁内整理番号

F I

H 0 4 N 5/335

技術表示箇所

S

審査請求 未請求 請求項の数 1 F D (全 7 頁)

(21) 出願番号 特願平8-49598

(22) 出願日 平成8年(1996)2月14日

(71) 出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72) 発明者 溝口 豊和

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74) 代理人 弁理士 最上 健治

(54) 【発明の名称】 固体撮像装置

(57) 【要約】

【課題】 受光画素の走査範囲によらず、常に遮光画素の信号を読み出すことができる、任意範囲の画素選択が可能な固体撮像装置を提供する。

【解決手段】 マトリックス状に配列された画素1と、走査開始位置を記憶する記憶部に記憶した信号を転送するための転送スイッチを有する任意範囲の走査が可能なシフトレジスタを備え、列方向に配列された画素に共通接続された垂直選択線2を選択する水平走査回路4と、任意範囲の走査が可能なシフトレジスタを備え、行方向に配列された画素に共通接続された水平選択線3を選択する垂直走査回路5とからなる固体撮像装置において、前記マトリックス状に配列された画素の周辺に遮光画素を配置し、該遮光画素を走査するための遮光画素選択用シフトレジスタ10と、該遮光画素選択用シフトレジスタ10の走査終了信号のタイミングで前記走査回路の転送スイッチを駆動する転送スイッチ駆動部とを設ける。



- 1 : 画素
- 1 a : 遮光画素
- 2 : 垂直選択線
- 3 : 水平選択線
- 4 : 水平走査回路
- 5 : 垂直走査回路
- 6 : 信号出力端子

【特許請求の範囲】

【請求項1】マトリックス状に配列された受光画素と、走査開始位置を記憶する記憶部と記憶した信号を転送するための転送スイッチを備えた走査回路とからなる固体撮像装置において、前記マトリックス状に配列された受光画素の周辺に配置した遮光画素と、該遮光画素を走査するため遮光画素選択用走査回路と、該遮光画素選択用走査回路の走査終了信号のタイミングで前記走査回路の転送スイッチを駆動する手段を備えていることを特徴とする固体撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、固体撮像装置に関し、特に遮光画素信号と任意の範囲の画素信号を読み出すことができるようにした固体撮像装置に関する。

【0002】

【従来の技術】従来、任意の範囲の画素信号を読み出すことができる固体撮像装置として、本願出願人が先に特開平5-158131号において開示した走査開始位置を記憶する記憶部をもつシフトレジスタを備えた固体撮像装置がある。次に、かかる固体撮像装置を図6に基づいて説明する。図6は、 8×8 画素をもつ固体撮像装置を示している。図6において、101は画素、102は列方向に配列された画素に共通に接続された垂直選択線、103は行方向に配列された画素に共通に接続された水平選択線である。104は、任意範囲の走査が可能なシフトレジスタを備えていて垂直選択線102を選択し、選択画素の信号を信号出力端子106に出力する選択スイッチを有する水平走査回路で、105は前記任意範囲の走査が可能なシフトレジスタを備え、水平選択線103を選択する垂直走査回路である。

【0003】次に、前記任意範囲の走査が可能なシフトレジスタを図7に基づいて説明する。図7にはシフトレジスタが4段の場合を示している。図7において、110はシフトレジスタの単位ブロックで、該単位ブロック110は、直列接続された第1のクロック型インバータ111-1と第2のクロック型インバータ111-2とで構成されたシフトレジスタユニット111と、直列接続された記憶用インバータ112と記憶用NAND113とからなる記憶部114と、シフトレジスタユニット111の第1のクロック型インバータ111-1の出力端子と記憶部114の入力端子の間に接続された記憶用スイッチ115と、記憶部114の出力端子と第1のクロック型インバータ111-1の出力端子の間に接続された転送用スイッチ116とで構成されている。

【0004】そして、シフトレジスタユニット111を構成する第1のクロック型インバータ111-1と第2のクロック型インバータ111-2は、図8に示すようにPチャネルMOSトランジスタ及びNチャネルMOSトランジスタで構成されている。また、記憶用スイッチ115及び転

送用スイッチ116はそれぞれPチャネルMOSトランジスタ及びNチャネルMOSトランジスタからなるアナログスイッチで構成されており、記憶用スイッチ115はメモリパルス Φ_M により開閉され、転送用スイッチ116は転送パルス Φ_T により開閉されるようになっている。また、記憶部114を構成する記憶用NAND113の一方の入力端子は、 $\neg CLR$ 端子に接続され、 $\neg CLR$ 信号を印加するようになっている。

【0005】次に、このように構成されたシフトレジスタの動作を、図9に示したタイミングチャートを用いて説明する。時刻 t_0 において、 $\neg CLR$ 端子をハイレベルとし、スタートパルス Φ_{ST} にハイレベルを入力し、クロック Φ_1 、 Φ_2 にしたがって、シフトさせる。時刻 t_1 でメモリパルス Φ_M をハイレベルとして、時刻 t_1 でのシフトレジスタの情報を記憶部114に記憶させる。時刻 t_2 で転送パルス Φ_T をハイレベルとすることにより、記憶部114に記憶させていた情報をシフトレジスタのノードN0.5、N1.5、N2.5・・・に転送する。

【0006】ここでは、時刻 t_0 から t_2 までが走査開始位置を設定するための先行走査で、時刻 t_2 以降が本走査となり、ここでは、2段目のシフトレジスタから走査が始まったのと同様の出力を得ることができる。本走査開始後、時刻 t_3 で Φ_T をハイレベル、 $\neg CLR$ をローレベルとすることで、シフトレジスタのノードN0.5、N1.5、N2.5・・・がハイレベルにリセットされ、走査を途中で止めることができる。本走査の走査開始位置が変更されなければ、記憶部114に記憶されている情報が記憶用スイッチ115のリーク電流などにより変わらない限り、記憶動作のための先行走査を行う必要はない。

【0007】このように任意範囲の走査が可能なシフトレジスタを有する水平及び垂直走査回路を備えたXYアドレス型固体撮像装置においては、通常の走査では、図10の(A)で太線で囲んだ部分、すなわち全画素の情報が信号出力端子106に現れる。また、例えば水平走査回路104を構成している前記シフトレジスタにより、水平方向の4番目から7番目の画素信号を読み出し、また垂直走査回路105を構成している前記シフトレジスタにより、垂直方向3番目から6番目の画素信号を読み出すことにより、図10の(B)で太線で囲んだ部分の画素の出力だけを得ることができる。

【0008】

【発明が解決しようとする課題】ところで、通常固体撮像装置は、映像信号の基準となる黒レベル信号を得るために、受光画素の周辺に遮光画素を配置し、この遮光画素信号を受光画素信号と連続して読み出すようになっている。しかし、図6に示した従来の固体撮像装置においては、遮光画素の読み出しについては考慮がなされていないので、選択範囲によっては遮光画素の信号が読み出されないことが生ずる。

【0009】本発明は、従来の固体撮像装置における上記問題点を解決するためになされたもので、常に遮光画素の信号を読み出すことができる、任意範囲の画素選択が可能な固体撮像装置を提供することを目的とする。

【0010】

【課題を解決するための手段】上記問題点を解決するため、本発明は、マトリックス状に配列された受光画素と、走査開始位置を記憶する記憶部と記憶した信号を転送するための転送スイッチを備えた走査回路とからなる固体撮像装置において、前記マトリックス状に配列された受光画素の周辺に配置した遮光画素と、該遮光画素を走査するため遮光画素選択用走査回路と、該遮光画素選択用走査回路の走査終了信号のタイミングで前記走査回路の転送スイッチを駆動する手段を設けるものである。

【0011】このような構成の固体撮像装置においては、遮光画素選択用走査回路により遮光画素を走査し、遮光画素選択用走査回路の走査終了信号のタイミングで、走査開始位置を記憶する記憶部に記憶した信号を転送するための転送スイッチを駆動するようになっているので、受光画素の走査範囲によらず必ず遮光画素の信号出力を得ることができる。

【0012】

【発明の実施の形態】次に、実施の形態について説明する。図1は本発明に係る固体撮像装置の実施の形態を示す概略図である。説明を簡単にするため画素数を 8×8 とした場合を示している。図1において、1は画素、2は列方向に配列された画素に共通に接続された垂直選択線、3は行方向に配列された画素に共通に接続された水平選択線である。なお、画素1のうち左側2列の画素1aは遮光されている。4は、遮光画素選択用シフトレジスタと図7に示したものと同様の構成の任意範囲の走査が可能なシフトレジスタを備えていて、垂直選択線2を選択し選択画素の信号を信号出力端子6に出力する選択スイッチを有する水平走査回路で、5は前記任意範囲の走査が可能なシフトレジスタを備え、水平選択線3を選択する垂直走査回路である。

【0013】次に、前記水平走査回路4を構成するシフトレジスタについて説明する。図2は、水平走査回路4を構成するシフトレジスタの回路構成図で、遮光画素選択用シフトレジスタ10と、図7に示した任意範囲の走査が可能なシフトレジスタと同一構成の受光画素選択用シフトレジスタ11と、該受光画素選択用シフトレジスタ11の転送スイッチを駆動するための転送スイッチ駆動部12とで構成されている。前記遮光画素選択用シフトレジスタ10は、直列接続された第1のクロック型インバータ21-1と第2のクロック型インバータ21-2とで構成されたシフトレジスタユニット21が2段と、その2段のユニット21の出力を入力した前記第1のクロック型インバータ21-1が1段とで構成されている。前記受光画素選択用シフトレジスタ11は6段の単位ブロック20で構成され、各単

位ブロックの構成は図7に示したものと全く同じであるので、説明は省略する。

【0014】前記転送スイッチ駆動部12は、NAND31とNOR32の直列回路で構成され、前記NAND31は、 CLR 及び遮光画素選択用シフトレジスタ10の出力を入力し、前記NOR32は前記NAND31の出力とシフトレジスタのクロックパルス Φ_2 を入力し、該NOR32の出力及びインバータ33の出力が前記受光画素選択用シフトレジスタ11の転送スイッチを駆動するように構成されている。

【0015】次に、このように構成されたシフトレジスタの動作を、図3に示したタイミングチャートを用いて説明する。時刻 t_0 において、 CLR 端子ハイレベルとし、受光画素選択用シフトレジスタ11のスタートパルス Φ_{ST} にハイレベルを入力し、クロック Φ_1 、 Φ_2 にしたがってシフトさせる。時刻 t_1 でメモリパルス Φ_M をハイレベルとして、時刻 t_1 での受光画素選択用シフトレジスタ11の情報を記憶部に記憶させる。このとき、各シフトレジスタユニット21の記憶スイッチに接続されたノードのうち、ノードN4.5のみローレベルである（先行走査）。

【0016】時刻 t_2 で、遮光画素選択用シフトレジスタ10のスタートパルス Φ_{ST} にハイレベルを入力すると、クロック Φ_1 、 Φ_2 にしたがってノードN1、N2に選択パルス Φ_{S1} 、 Φ_{S2} が出力される。そして、時刻 t_3 でノードN2.5より遮光画素走査終了信号 Φ_{EOS} が出力され、前記転送スイッチ駆動部12の出力ノードN3から、転送パルス Φ_T が出力される。ここで、この転送パルス Φ_T は、前記遮光画素走査終了信号 Φ_{EOS} のうち、前記受光画素選択用シフトレジスタの出力ノードN3.5、N4.5、N5.5、 \dots 、N8.5がハイインピーダンス状態のタイミングを与える。時刻 t_4 で転送パルス Φ_T がハイレベルとなると、記憶部に記憶させていた情報がシフトレジスタのノードN3.5、N4.5、N5.5、 \dots 、N8.5に転送される。この状態は、ノードN4.5に前段よりローレベルが転送されてきた状態と同じであるから、クロック Φ_1 、 Φ_2 にしたがって、前記受光画素選択用シフトレジスタ11の2段目のシフトレジスタから走査が始まる。そして、時刻 t_5 で CLR をローレベルとすると、転送パルス Φ_T はハイレベルとなり、シフトレジスタのノードN3.5、N4.5、N5.5、 \dots 、N8.5がハイレベルにリセットされ、選択パルス Φ_{S7} の出力を最後に走査は終了する。

【0017】すなわち、時刻 t_2 以降の本走査において、選択パルス Φ_{S1} 、 Φ_{S2} に引き続いて選択パルス Φ_{S4} 、 Φ_{S5} 、 \dots 、 Φ_{S7} が出力されることになる。選択パルス Φ_{S1} 、 Φ_{S2} は水平走査回路4において1列目及び2列目を選択し、選択パルス Φ_{S4} 、 Φ_{S5} 、 \dots 、 Φ_{S7} は、4列目から7列目までを選択する。また、垂直走査回路5を構成する図7に示した任意範囲を走査可能なシフトレ

ジスタによって、選択行を指定できることは従来例で説明した通りである。

【0018】以上の動作により、上記構成のXYアドレス型固体撮像装置においては、水平走査回路4を構成している前記シフトレジスタにより、1列目及び2列目の走査に引き続いて、先行走査で設定した4〜7列目の受光画素が選択され、また垂直走査回路5を構成している任意範囲を走査可能なシフトレジスタにより、例えば垂直方向3番目から6番目の画素信号の出力だけを得ることができ、これにより図4の太線で囲まれた部分の走査が可能となる。

【0019】本実施の形態では、遮光画素を列方向に配置したものを示したが、行方向に配置した場合は、垂直走査回路を構成するシフトレジスタに、本実施の形態において水平走査回路を構成したシフトレジスタを用いればよいことは言うまでもない。また、本実施の形態では遮光画素を左側に配置したものを示したが、水平走査回路を構成するシフトレジスタの回路構成が変わらない限り、どこに配置しても対応することができる。また、本実施の形態では受光画素選択用シフトレジスタの転送スイッチ駆動部にクロック Φ_2 を入力するようにしたものを示したが、前記各シフトレジスタユニットの転送スイッチが接続されている出力がハイインピーダンス状態となるタイミングを与えるものであれば、これに限られるものではない。

【0020】また、本実施の形態では、受光画素選択用シフトレジスタの転送スイッチ駆動部に CLR 信号と遮光画素走査終了信号 Φ_{EOS} を入力とするNAND31を用いたものを示したが、走査開始信号を転送する以外に前記各シフトレジスタユニットの転送スイッチを閉じる必要がない場合は、前記NAND31は必要なく、図5に示すようにNOR32に直接遮光画素走査終了信号 Φ_{EOS} を入力する構成としてもよい。

【0021】

【発明の効果】以上実施の形態に基づいて説明したように、本発明によれば、受光画素の走査範囲によらず、常に遮光画素の信号を読み出すことができる、任意範囲の画素選択が可能な固体撮像装置を実現することができる。

【図面の簡単な説明】

【図1】本発明に係る固体撮像装置の実施の形態を示す概略構成図である。

【図2】図1に示した実施の形態における水平走査回路を構成するシフトレジスタの構成を示す回路構成図である。

【図3】図2に示したシフトレジスタの動作を説明するためのタイミングチャートである。

【図4】図1に示した実施の形態における画素の走査範囲例を示す図である。

【図5】図2に示したシフトレジスタにおける転送スイッチ駆動部の変形例を示す図である。

【図6】従来の固体撮像装置の構成を示す概略構成図である。

【図7】図6に示した水平及び垂直走査回路を構成する任意範囲の走査が可能なシフトレジスタを示す回路構成図である。

【図8】図7に示したシフトレジスタユニットを構成するクロック型インバータの構成を示す図である。


【図9】図7に示したシフトレジスタの動作を説明するためのタイミングチャートである。

【図10】図6に示した従来の固体撮像装置における画素の走査範囲を示す図である。


【符号の説明】

- 1 画素
- 1 a 遮光画素
- 2 垂直選択線
- 3 水平選択線
- 4 水平走査回路
- 5 垂直走査回路
- 6 信号出力端子
- 10 遮光画素選択用シフトレジスタ
- 11 受光画素選択用シフトレジスタ
- 12 転送スイッチ駆動部
- 20 単位ブロック
- 21 シフトレジスタユニット
- 21-1 第1のクロック型インバータ
- 21-2 第2のクロック型インバータ
- 31 NAND
- 32 NOR
- 33 インバータ


【図4】




【図5】



【図10】




【図1】




- 1 : 画素
1a : 透光画素
2 : 垂直選択線
3 : 水平選択線
4 : 水平走査回路
5 : 垂直走査回路
6 : 信号出力端子


【図6】




【図2】




【図8】




【図3】



【図7】



【図9】



THIS PAGE BLANK (USPTO)